Modelado matemático de la influencia de las capacidades parásitas de los componentes del convertidor analógico a digital logarítmico (LADC) con una aproximación sucesiva en capacitores conmutados para aumentar la precisión de la conversión
Autores: Mychuda, Zynoviy; Zhuravel, Igor; Mychuda, Lesia; Szczeniak, Adam; Szczeniak, Zbigniew; Yelisieieva, Hanna
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Modelado matemático de la influencia de las capacidades parásitas de los componentes del convertidor analógico a digital logarítmico (LADC) con una aproximación sucesiva en capacitores conmutados para aumentar la precisión de la conversión
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Análisis
Capacitancias interelectrodos parásitas
Convertidores analógico-digitales logarítmicos
Modelos matemáticos
Errores del convertidor
Celda de capacitor
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 30
Citaciones: Sin citaciones
Este documento presenta un análisis de la influencia de las capacitancias parasitarias entre electrodos de los componentes de convertidores analógico-digitales logarítmicos con aproximación sucesiva con una base logarítmica variable. Se desarrollaron y analizaron modelos matemáticos de errores del convertidor teniendo en cuenta los parámetros de los componentes modernos. Se ha demostrado que para lograr una precisión satisfactoria para el LADC de 16 bits, la capacitancia de la celda del capacitor no debe ser inferior a 10 nF; para el LADC de 12 bits, 1 nF es suficiente.
Descripción
Este documento presenta un análisis de la influencia de las capacitancias parasitarias entre electrodos de los componentes de convertidores analógico-digitales logarítmicos con aproximación sucesiva con una base logarítmica variable. Se desarrollaron y analizaron modelos matemáticos de errores del convertidor teniendo en cuenta los parámetros de los componentes modernos. Se ha demostrado que para lograr una precisión satisfactoria para el LADC de 16 bits, la capacitancia de la celda del capacitor no debe ser inferior a 10 nF; para el LADC de 12 bits, 1 nF es suficiente.