MfMIS diseño de FinFET de capacitancia negativa para mejorar la corriente de accionamiento
Autores: Min, Jinhong; Shin, Changhwan
Idioma: Inglés
Editor: MDPI
Año: 2020
Acceso abierto
Artículo científico
2020
MfMIS diseño de FinFET de capacitancia negativa para mejorar la corriente de accionamiento
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Polarización residual
Campo eléctrico coercitivo
Capacitancia parásita
Corriente de accionamiento
Metal-ferroeléctrico-metal-aislante-semiconductor
FinFET
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 25
Citaciones: Sin citaciones
Se investigó el efecto de la polarización residual (), el campo eléctrico coercitivo (), y la capacitancia parásita del dispositivo de referencia en la corriente de accionamiento (I) de un FinFET de capacitancia negativa metal-ferroeléctrico-metal-aislante-semiconductor (MFMIS). Se simuló el voltaje de puerta interno en la estructura MFMIS considerando la corriente de fuga de la puerta. Utilizando la herramienta de diseño asistido por computadora (TCAD), se estimó cuantitativamente la característica del dispositivo FinFET de 7 nm, con el propósito de modelar el dispositivo de referencia de MFMIS NC FinFET. Se presentó la necesidad de una capacitancia parásita apropiada para evitar la degradación del rendimiento en MFMIS NC FinFET a través de la estimación del voltaje de puerta interno. Con una capacitancia parásita adecuada, se investigó el efecto de y . En el caso de la ingeniería, es inapropiado mejorar el rendimiento del dispositivo para MFMIS NC FinFET sin degradación del voltaje umbral. En lugar de la ingeniería, se sugiere un valor adecuado para lograr un alto I en MFMIS NC FinFET.
Descripción
Se investigó el efecto de la polarización residual (), el campo eléctrico coercitivo (), y la capacitancia parásita del dispositivo de referencia en la corriente de accionamiento (I) de un FinFET de capacitancia negativa metal-ferroeléctrico-metal-aislante-semiconductor (MFMIS). Se simuló el voltaje de puerta interno en la estructura MFMIS considerando la corriente de fuga de la puerta. Utilizando la herramienta de diseño asistido por computadora (TCAD), se estimó cuantitativamente la característica del dispositivo FinFET de 7 nm, con el propósito de modelar el dispositivo de referencia de MFMIS NC FinFET. Se presentó la necesidad de una capacitancia parásita apropiada para evitar la degradación del rendimiento en MFMIS NC FinFET a través de la estimación del voltaje de puerta interno. Con una capacitancia parásita adecuada, se investigó el efecto de y . En el caso de la ingeniería, es inapropiado mejorar el rendimiento del dispositivo para MFMIS NC FinFET sin degradación del voltaje umbral. En lugar de la ingeniería, se sugiere un valor adecuado para lograr un alto I en MFMIS NC FinFET.