Métodos de mapeo de núcleo de red neuronal convolucional en la arquitectura de flash NAND 3D
Autores: Song, Min Suk; Hwang, Hwiho; Lee, Geun Ho; Ahn, Suhyeon; Hwang, Sungmin; Kim, Hyungjin
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Métodos de mapeo de núcleo de red neuronal convolucional en la arquitectura de flash NAND 3D
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Memoria flash
Sistema neuromórfico
Arquitectura flash 3D NAND
Redes neuronales convolucionales
Operaciones VMM
Conjunto de datos MNIST
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 45
Citaciones: Sin citaciones
Una memoria flash es una memoria no volátil que tiene una amplia ventana de memoria, alta densidad celular y características de conmutación confiables y puede ser utilizada como un dispositivo sináptico en un sistema neuromórfico basado en la arquitectura de memoria flash NAND 3D. Fabricamos un dispositivo de memoria flash basado en una pila TiN/AlO/SiN/SiO/Si con un canal de polisilicio. Las señales de entrada/salida y los valores de salida se binarizan para operaciones precisas de multiplicación de vector-matriz en el hardware. Además, proponemos dos métodos de mapeo de núcleos para redes neuronales convolucionales (CNN) en el sistema neuromórfico. Las operaciones VMM de dos esquemas de mapeo se verifican mediante simulación SPICE. Finalmente, el aprendizaje fuera del chip en la estructura CNN se realiza utilizando el conjunto de datos del Instituto Nacional de Estándares y Tecnología Modificado (MNIST). Comparamos los dos esquemas en términos de varios parámetros y determinamos las ventajas y desventajas de cada uno.
Descripción
Una memoria flash es una memoria no volátil que tiene una amplia ventana de memoria, alta densidad celular y características de conmutación confiables y puede ser utilizada como un dispositivo sináptico en un sistema neuromórfico basado en la arquitectura de memoria flash NAND 3D. Fabricamos un dispositivo de memoria flash basado en una pila TiN/AlO/SiN/SiO/Si con un canal de polisilicio. Las señales de entrada/salida y los valores de salida se binarizan para operaciones precisas de multiplicación de vector-matriz en el hardware. Además, proponemos dos métodos de mapeo de núcleos para redes neuronales convolucionales (CNN) en el sistema neuromórfico. Las operaciones VMM de dos esquemas de mapeo se verifican mediante simulación SPICE. Finalmente, el aprendizaje fuera del chip en la estructura CNN se realiza utilizando el conjunto de datos del Instituto Nacional de Estándares y Tecnología Modificado (MNIST). Comparamos los dos esquemas en términos de varios parámetros y determinamos las ventajas y desventajas de cada uno.