Los diseños de microprocesadores modernos de última generación y aceleradores específicos de dominio están dominados por rutas de datos compuestas por estructuras regulares, también conocidas como "bit-slices". Los métodos de colocación y enrutamiento de lógica aleatoria pueden no resultar en un diseño óptimo para estos diseños dominados por rutas de datos. Como resultado, las herramientas de implementación como Innovus de Cadence incluyen una característica de Ruta de Datos Estructurada (SDP) que permite personalizar completamente la colocación de rutas de datos al restringir el motor de colocación. Se utiliza un archivo de colocación relativa para proporcionar estas restricciones a la herramienta. Sin embargo, la herramienta ni extrae ni coloca automáticamente las estructuras regulares de rutas de datos. En otras palabras, el archivo de colocación relativa no se genera automáticamente. En este documento, proponemos un método semiautomatizado para extraer "bit-slices" del flujo SDP de Innovus. Se ha demostrado que el método propuesto resulta en un 17% menos de densidad o uso para un diseño de búfer de píxeles. Al mismo tiempo, los demás métricas de rendimiento no se ven afectadas en comparación con el flujo tradicional de colocación y enrutamiento.