Este documento propone un método para la medición de la diferencia de fase basado en el principio de cambio progresivo de fase (PPS). Se propone y prueba un sistema de medición de diferencia de fase basado en PPS e implementado en el chip FPGA. En el sistema realizado, se construye una línea de retardo totalmente programable (PDL), que proporciona un retardo preciso y estable, beneficiándose de la estructura de retroalimentación del módulo de control. El módulo de control calibra el retardo de acuerdo con las variaciones de proceso, voltaje y temperatura (PVT). Además, se incorpora un método modificado basado en doble PPS para mejorar la resolución. La resolución obtenida es de 25 ps. Además, para mejorar la resolución, el método propuesto se implementa en la plataforma Xilinx Kintex Ultrascale de 20 nm, y los resultados de las pruebas indican que el error de medición obtenido y el error de sincronización de reloj están dentro del rango de +/-5 ps.