Existen varias ventajas significativas de los memristores, como su escala nano, velocidad de conmutación rápida, eficiencia energética y compatibilidad con la tecnología CMOS, como una de las alternativas en la próxima generación de dispositivos de almacenamiento de semiconductores. Los flip-flops D (DFFs) basados en el proceso CMOS tradicional tienen algunas deficiencias, incluyendo un área grande, alto consumo de energía y fuga de carga al reducir la escala. Sin embargo, los memristores ofrecen un nuevo enfoque para el diseño de DFFs con un rendimiento mejorado. Se proponen dos DFFs de flanco simplificados para reducir el número de dispositivos a través del método de Lógica Racionada de Memristor (MRL), que utiliza la característica de transmisión de señales en la estructura de inversión de dos etapas. Además, se diseñan y verifican dos nuevos Registros de Desplazamiento de Retroalimentación Lineal (LFSRs) de 4 bits utilizando los DFFs propuestos. En comparación con los LFSRs parcialmente existentes, los LFSRs diseñados reducen significativamente el número de dispositivos, disminuyen el consumo de energía en un 32.7% y un 33.3% y acortan el tiempo de retardo en un 34.5% y un 30.7% para las compuertas NOR y NAND, respectivamente. Finalmente, el DFF de flanco descendente propuesto se utiliza para implementar los bloques principales del circuito de Auto-Prueba Incorporada (BIST), y los resultados de la simulación confirman su corrección y viabilidad.