La memoria de acceso directo (CAM) realiza una operación de búsqueda paralela al comparar los datos de búsqueda con todo el contenido almacenado en la memoria durante un solo ciclo, en lugar de encontrar los datos utilizando una dirección. Los diseños CAM convencionales utilizan una arquitectura CMOS dinámica para una velocidad de coincidencia alta y una alta densidad; sin embargo, tales implementaciones requieren el uso de relojes del sistema y, por lo tanto, sufren de violaciones de tiempo y limitaciones de diseño, como el intercambio de carga. En este documento, proponemos una arquitectura basada en estática para una CAM binaria de baja potencia y alta velocidad (BCAM) y una CAM ternaria (TCAM), utilizando un interruptor de memoria nanoelectromecánico (NEM) para el almacenamiento de datos no volátiles. Diseñamos las arquitecturas CAM propuestas en un nodo de proceso de 65 nm con un voltaje de operación de 1,2 V. Los resultados de la simulación de diseño muestran que el diseño propuesto tiene hasta un 23% menos de retardo de propagación, tres veces menos potencia de coincidencia y 9,4 veces menos área que un diseño convencional.