Los sistemas digitales contemporáneos incluyen muchos bloques secuenciales variables. En el artículo, discutimos un caso en el que las máquinas de estados finitos Mealy describen el comportamiento de bloques secuenciales. En muchos casos, el rendimiento es la característica más importante de un circuito FSM. En el artículo, proponemos un método que permite aumentar la frecuencia de operación de las FSM Mealy basadas en tablas de búsqueda de varios niveles (LUT). La idea principal del enfoque propuesto es utilizar dos métodos de descomposición estructural juntos. Estos son: (1) el método conocido de transformación de códigos de colecciones de salidas en códigos de estado FSM y (2) un nuevo método de extensión de códigos de estado. El enfoque propuesto permite producir FSM basadas en FPGA que tienen tres niveles de lógica combinados a través de un sistema de interconexiones regulares. Cada función para cada nivel de lógica se implementó utilizando un solo LUT. Se muestra un ejemplo de la síntesis de una FSM Mealy con la arquitectura propuesta. La efectividad del método propuesto fue confirmada por los resultados de estudios experimentales basados en FSM de referencia estándar. Los resultados de la investigación muestran que los circuitos FSM basados en el enfoque propuesto tienen una frecuencia de operación más alta de la que se puede obtener utilizando otros métodos investigados. La frecuencia de operación máxima se mejora en un promedio del 3.18 al 12.57 por ciento. Estas mejoras van acompañadas de un pequeño aumento en el recuento de LUT.