La medición del tráfico por flujo ha surgido como una tarea crítica pero desafiante en los centros de datos en los últimos años ante el masivo tráfico de red. Muchos métodos aproximados han sido propuestos para resolver el compromiso entre recursos y precisión en la medición del tráfico por flujo, uno de los cuales es el método basado en esquemas. Sin embargo, los esquemas se ven afectados por su alto costo computacional y baja capacidad de procesamiento; además, su precisión de medición es difícil de garantizar bajo condiciones de cambio en el ancho de banda de red o distribución del tamaño de los flujos. Recientemente, las plataformas FPGA han sido ampliamente desplegadas en centros de datos, ya que demuestran ser adecuadas para el procesamiento de redes de alta velocidad. En este trabajo, nuestro objetivo es abordar el problema de la medición del tráfico por flujo desde una perspectiva de arquitectura de hardware. Por lo tanto, diseñamos SAPTM, una arquitectura tipo matriz sistólica en forma de tubería para la medición de tráfico por flujo de alta capacidad en FPGA. Adoptamos el hashing D-left amigable con la memoria en el diseño de SAPTM, lo que garantiza una alta utilización del espacio durante la inserción y expulsión de flujos, abordando con éxito el desafío de rastrear un flujo de datos de alta velocidad con recursos limitados de memoria en FPGA. Las evaluaciones en la plataforma Xilinx VCU118 con pruebas del mundo real demuestran que SAPTM posee una alta utilización del espacio. Las comparaciones con soluciones basadas en esquemas de última generación muestran que SAPTM supera a los métodos de comparación en términos de capacidad de procesamiento por un factor de 14.1x-70.5x sin pérdida de precisión.