En este documento, proporcionamos un análisis exhaustivo y técnicas de mejora de la linealidad entre el voltaje de entrada y la corriente de salida en celdas de transistores de efecto de campo de almacenamiento de carga (FET) para un arreglo de multiplicador de matriz de vectores en redes neuronales. Una celda FET de compuerta flotante plana reveló una linealidad superior, debido al impulso de la compuerta flotante utilizando un voltaje de drenaje a través de acoplamiento capacitivo. Si la capacitancia de acoplamiento se extiende hasta la mitad de la capacitancia de la compuerta, el coeficiente de determinación para la regresión lineal es fácilmente mayor al 99.5%. Sin embargo, la linealidad del FET de trampa de carga, que mantiene electrones en el dieléctrico de compuerta aislante, debe ser compensada ya sea aumentando el voltaje de drenaje, utilizando un controlador de entrada no lineal o suministrando una corriente cuadrática a través de un camino auxiliar en la celda. El impulso del voltaje de drenaje es efectivo de manera limitada en un rango de entrada pequeño, mientras que el camino de corriente auxiliar muestra un coeficiente de determinación mayor al 99.5% en un rango de entrada de 500 mV. Si el área de la celda es importante, el FET de trampa de carga con un FET conectado en serie como camino de corriente auxiliar reveló el mejor rendimiento, con un número efectivo de bits de 5.67, en un área de celda de 21.3 F.