Este documento presenta un ASIC TDC de 16 canales altamente configurable diseñado en una tecnología comercial de 180 nm con las siguientes características: mediciones de tiempo de vuelo y tiempo sobre umbral, LSB de 8.6 ps, jitter de 7.7 ps, error de linealidad de 5.6 ps, hasta 5 MHz de tasa de entrada sostenida por canal, 9.1 mW de consumo de energía por canal y un área de 4.57 mm. Las principales contribuciones de este trabajo son el diseño novedoso de la circuitación de interpolación de reloj basada en un circuito de malla de interpolación resistiva y la capacidad de operar a diferentes voltajes de suministro y frecuencias de funcionamiento, proporcionando así un compromiso entre la resolución TDC y el consumo de energía.