Este documento presenta un método de marca de agua invisible y robusto y su implementación en hardware. La arquitectura propuesta se basa en el algoritmo de transformada discreta del coseno (DCT). También se aplican técnicas novedosas para reducir el costo computacional de DCT y la conversión de espacio de color para lograr un rendimiento de bajo costo y alta velocidad. Además, se implementa un embebido de marca de agua y un extractor ciego en el mismo circuito utilizando un método de uso compartido de recursos. Nuestro enfoque es compatible con varios ratios de embebido de marca de agua, como 1/16 y 1/64, con un PSNR de más de 45 y un valor de NC de 1. Después de la compresión con el factor de calidad (QF) de 50 del Grupo de Expertos Fotográficos Conjuntos (JPEG), nuestro método puede lograr un valor de NC de 0.99. Los resultados de un compilador de diseño (DC) con tecnología CMOS TSMC-90 nm muestran que nuestro diseño puede lograr una frecuencia de 2.32 GHz con un consumo de área de 304,980.08 y un consumo de energía de 508.1835 mW. Para la implementación en FPGA, nuestro método logró una frecuencia de 421.94 MHz. En comparación con los trabajos más avanzados, nuestro diseño mejoró la frecuencia en 4.26 veces, ahorró un 90.2% en área y aumentó la eficiencia energética en más de 1000 veces.