Los efectos de la dosis total de ionización en la sección transversal de SEU de las SRAM SOI
Autores: Zhao, Peixiong; Li, Bo; Liu, Hainan; Yang, Jinhu; Jiao, Yang; Chen, Qiyu; Sun, Youmei; Liu, Jie
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Los efectos de la dosis total de ionización en la sección transversal de SEU de las SRAM SOI
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Dosis ionizante
Alteración por evento único
Silicio sobre aislante
Memorias de acceso aleatorio estático
Estructura de diseño
Secciones transversales de alteración por evento único
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 28
Citaciones: Sin citaciones
Los efectos de la dosis total de ionización (TID) en la resistencia a las interrupciones de un solo evento (SEU) se investigan en dos memorias estáticas de acceso aleatorio (SRAM) de silicio sobre aislante (SOI) con estructuras de diseño diferentes en este documento. Se observan tendencias de cambio opuestas de TID en la sensibilidad a SEU para las SRAM SOI de 6T y 7T en nuestro experimento. Después de una irradiación de 800 krad(Si), las secciones transversales de SEU de las SRAM de 6T aumentan un 15%, mientras que las de las SRAM de 7T disminuyen un 60%. Los resultados experimentales muestran que las secciones transversales de SEU no solo se ven afectadas por la irradiación de TID, sino que también se correlacionan fuertemente con la estructura de diseño de las celdas de memoria. El análisis teórico muestra que la disminución de la sección transversal de SEU de la SRAM de 7T se debe a una resistencia equivalente en estado OFF más alta del transistor de retardo N5 después de la exposición a TID, lo cual se debe a que las cargas inducidas por la radiación quedan atrapadas en la trinchera poco profunda, y el óxido de aislamiento (STI) y el óxido enterrado (BOX) aumentan la tasa de dispersión de portadores del transistor de retardo N5.
Descripción
Los efectos de la dosis total de ionización (TID) en la resistencia a las interrupciones de un solo evento (SEU) se investigan en dos memorias estáticas de acceso aleatorio (SRAM) de silicio sobre aislante (SOI) con estructuras de diseño diferentes en este documento. Se observan tendencias de cambio opuestas de TID en la sensibilidad a SEU para las SRAM SOI de 6T y 7T en nuestro experimento. Después de una irradiación de 800 krad(Si), las secciones transversales de SEU de las SRAM de 6T aumentan un 15%, mientras que las de las SRAM de 7T disminuyen un 60%. Los resultados experimentales muestran que las secciones transversales de SEU no solo se ven afectadas por la irradiación de TID, sino que también se correlacionan fuertemente con la estructura de diseño de las celdas de memoria. El análisis teórico muestra que la disminución de la sección transversal de SEU de la SRAM de 7T se debe a una resistencia equivalente en estado OFF más alta del transistor de retardo N5 después de la exposición a TID, lo cual se debe a que las cargas inducidas por la radiación quedan atrapadas en la trinchera poco profunda, y el óxido de aislamiento (STI) y el óxido enterrado (BOX) aumentan la tasa de dispersión de portadores del transistor de retardo N5.