Un solo evento que cause una alteración de doble nodo es probable que ocurra en nanométricos transistores de óxido metálico complementario (CMOS). Los diseños contemporáneos de latches endurecidos son insuficientes para cumplir con una alta confiabilidad, bajo consumo de energía y baja demora. Este artículo presenta un nuevo latch endurecido contra errores suaves, conocido como latch endurecido con interbloqueo en bucle (LIHL). Este latch consta de cuatro elementos cruzados modificados, basados en el latch de celda de almacenamiento entrelazado dual (DICE). El uso de estos elementos endurece el LIHL propuesto contra errores suaves. Los resultados de la simulación mostraron que el LIHL tiene auto-recuperabilidad de alteraciones dobles de un solo evento (SEDU) y capacidad de filtrado de pulsos de transitorios de un solo evento (SET). Este latch también reduce la disipación de energía y la demora de propagación, en comparación con otros latches tolerantes a SEDU o SET.