Los códigos de comprobación de paridad de baja densidad (LDPC) tienen el potencial para aplicaciones en futuras comunicaciones ópticas de alto rendimiento debido a su significativa capacidad de corrección de errores y la decodificación paralela. Sin embargo, no pueden satisfacer el requisito de tasa de error de bits (BER) muy baja debido al fenómeno de piso de error. En este documento, proponemos un esquema de decodificación iterativa de baja complejidad para códigos de producto que consisten en códigos externos de tasa muy alta y códigos LDPC. Los códigos externos tienen como objetivo eliminar el piso de error residual de los códigos LDPC con costos de implementación bastante bajos. Además, considerando el largo tiempo de simulación de computadora para evaluar BER muy bajos, se construye una plataforma de hardware para acelerar la evaluación de los métodos de decodificación iterativa propuestos. Simultáneamente, también se evalúan los efectos de punto fijo de los algoritmos de decodificación. Los resultados experimentales muestran que la decodificación iterativa de los códigos de producto puede lograr una tasa de error de bits bastante baja. La evaluación utilizando una matriz de compuertas programable en campo (FPGA) también demuestra que los códigos de producto con códigos LDPC y códigos algebraicos de alta tasa pueden lograr un buen equilibrio entre complejidad y rendimiento.