logo móvil
Contáctanos

Circuito de enfriamiento y SPAD integrados en CMOS de 65 nm con una resolución de tiempo de fotón único FWHM de 7.8 ps

Autores: Nolet, Frédéric; Parent, Samuel; Roy, Nicolas; Mercier, Marc-Olivier; Charlebois, Serge A.; Fontaine, Réjean; Pratte, Jean-Francois

Idioma: Inglés

Editor: MDPI

Año: 2018

Descargar PDF

Acceso abierto

Artículo científico
2018

Circuito de enfriamiento y SPAD integrados en CMOS de 65 nm con una resolución de tiempo de fotón único FWHM de 7.8 ps


Categoría

Gestión y administración

Subcategoría

Gestión del conocimiento

Palabras clave

Circuito de enfriamiento
Diodo de avalancha de un solo fotón
SPTR
Resolución temporal
TSMC CMOS
Tecnología de 65 nm

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 15

Citaciones: Sin citaciones


Descripción
Este documento presenta un nuevo circuito de enfriamiento (QC) y un diodo avalanche de un solo fotón (SPAD) implementados en tecnología CMOS de 65 nm de TSMC. El QC fue optimizado para la resolución temporal de un solo fotón (SPTR) con miras a una implementación en un SiPM digital 3D. El QC presentado tiene un jitter temporal de 4 ps de ancho completo a la mitad del máximo (FWHM) y el SPAD y el QC tienen un SPTR de 7.8 ps FWHM. El umbral ajustable del QC permite la optimización de la resolución temporal, así como la caracterización del voltaje en exceso y el tiempo de subida del SPAD. El umbral ajustable, el tiempo de espera y la recarga son esenciales para optimizar el rendimiento de cada SPAD. Este documento también proporciona una mejor comprensión de las diferentes contribuciones al SPTR. Se presenta un estudio de la contribución de la variación del voltaje en exceso del SPAD combinada con la variación del retraso de propagación del tiempo del QC. El SPAD y el QC propuestos eliminan la contribución del voltaje en exceso del SPAD al SPTR para voltajes en exceso superiores a 1 V debido a su retraso de propagación de tiempo fijo.

Otros recursos que podrían interesarte

Temas Virtualpro