El esquema de codificación 8b/10b de IBM se utiliza en una gran cantidad de tecnologías de comunicación, incluidas USB, Gigabit Ethernet y Serial ATA. Proponemos dos diseños estructurales basados en primitivas de un codificador 8b/10b y dos de un decodificador 8b/10b, todos dirigidos a arquitecturas FPGA modernas de AMD. Nuestro objetivo es reducir la cantidad de recursos utilizados para las implementaciones. Comparamos nuestros diseños con implementaciones resultantes de modelos conductuales y con soluciones de vanguardia de la literatura. Los resultados de la implementación muestran que nuestras soluciones proporcionan la menor utilización de recursos con una frecuencia de operación máxima y consumo de energía comparables. Los diseños estructurales propuestos son adecuados para implementaciones de protocolos de comunicación de datos con recursos limitados que emplean el esquema de codificación 8b/10b de IBM. Este artículo es una versión extendida de nuestro artículo publicado en el Simposio Internacional de Electrónica y Telecomunicaciones (ISETC) de 2022, Timisoara, Rumania, 10-11 de noviembre de 2022.