Este documento investiga la viabilidad de un diseño de backend para un sistema de matriz de fase digital de procesamiento en tiempo real y múltiples canales, particularmente para plataformas de computación embebida de alto rendimiento construidas con procesadores de señal digital de propósito general. Primero, obtuvimos el benchmark de rendimiento del backend a escala de laboratorio simulando la formación de haces, la compresión de pulsos y el filtrado Doppler basado en un chasis de Arquitectura de Computación Micro Telecom (MTCA) utilizando el protocolo Serial RapidIO en la comunicación del plano de fondo. A continuación, se emula un demostrador a escala de campo de un radar de matriz de fase multifuncional utilizando una configuración similar. Curiosamente, se compara el rendimiento de un diseño básico con el de herramientas emergentes que aprovechan sistemáticamente el paralelismo y las capacidades multicore, incluyendo el Lenguaje de Computación Abierto.