Este documento propone una nueva técnica para implementar Máquinas de Estados Finitos (FSMs) en Matrices de Puertas Programables en Campo (FPGAs). El enfoque propuesto extiende la llamada compactación de columnas de dos maneras. Primero, se aplica a los bits de codificación de estado además de las salidas, lo que permite reducir el número de funciones lógicas requeridas tanto por la función de transición de estado como por la función de salida. En segundo lugar, la técnica aprovecha los multiplexores dedicados generalmente incluidos en las FPGAs para aumentar el número de columnas que pueden compactarse. A diferencia de las técnicas convencionales de codificación de estado, el enfoque propuesto reduce el número de funciones lógicas en lugar de su complejidad. Se ha propuesto una formulación de Programación Lineal Entera (ILP) que maximiza el número de columnas compactadas. Para evaluar la efectividad del enfoque propuesto, se presentan resultados experimentales utilizando bancos de pruebas estándar. En la mayoría de los casos, el enfoque propuesto reduce el número de Tablas de Consulta Utilizadas (LUTs) en comparación con la implementación convencional de FSM.