Se presenta un enfoque para la implementación de una red neuronal para la protección de datos criptográficos en tiempo real con claves simétricas orientadas a sistemas embebidos. Este enfoque es valioso, especialmente para sistemas de comunicación a bordo en vehículos aéreos no tripulados (UAV), debido a su idoneidad para la implementación en hardware. En este estudio, evaluamos la posibilidad de construir un sistema de este tipo en implementación de hardware en FPGA. Se ha desarrollado una tecnología de información orientada a la implementación a bordo de protección de datos criptográficos neuro-similares en tiempo real con claves simétricas (códigos de enmascaramiento, arquitectura de red neuronal y matriz de coeficientes de ponderación). Gracias al precálculo de matrices de coeficientes de ponderación y tablas de productos parciales macro y al uso de la implementación tabular-algoritmica de elementos neuro-similares y el cambio dinámico de claves, proporciona una mayor estabilidad criptográfica y una implementación hardware-software en FPGA. Se ha mejorado el método tabular-algoritmico de cálculo del producto escalar. Al llevar los coeficientes de ponderación al mayor orden común, precalcular las tablas de productos parciales macro y utilizar operaciones de lectura de memoria, suma de punto fijo y operaciones de desplazamiento en lugar de operaciones de multiplicación y suma de punto flotante, se logra una reducción en los costos de hardware para su implementación y también en el tiempo de cálculo. Utilizando un núcleo de procesador complementado con módulos de hardware especializados para calcular el producto escalar, se ha desarrollado un sistema de protección de datos criptográficos de red neuronal en tiempo real, que, gracias a la combinación de enfoques universales y especializados, software y hardware, asegura la implementación efectiva de algoritmos neuro-similares para la encriptación y desencriptación criptográfica de datos en tiempo real. El hardware especializado para la encriptación de datos criptográficos de red neuronal se desarrolló utilizando VHDL para la programación de equipos en el entorno de desarrollo Quartus II ver. 13.1 y las bibliotecas apropiadas, y se implementó sobre la base de la familia FPGA EP3C16F484C6 Cyclone III, requiriendo 3053 elementos lógicos y 745 registros. El tiempo de ejecución de la realización exclusivamente software del procedimiento de encriptación de datos criptográficos de NN utilizando un microcomputador NanoPi Duo basado en el SoC Allwinner Cortex-A7 H2+ fue de aproximadamente 20 ms. La implementación hardware-software de la encriptación, teniendo en cuenta los precálculos y configuraciones, requiere aproximadamente 1 msec, incluyendo la encriptación en hardware en el FPGA de cuatro entradas de 2 bits, que se realiza en 160 nanosegundos.