Como una de las tecnologías clave de Honeywell, el bus incorporado de radio aeronáutica (ARINC) 659 es popular en las computadoras espaciales actuales. Sin embargo, Honeywell no diseña un controlador de bus ARINC 659 por separado, y solo hay unos pocos documentos sobre controladores de bus ARINC 659 basados en FPGA. Por lo tanto, para promover las necesidades de rendimiento extremadamente altas de las computadoras espaciales, este documento diseña un chip controlador de bus ARINC 659 que integra dos unidades de interfaz de bus (BIUs) independientes, una MCU de 8 bits y varias interfaces periféricas (es decir, UART, SPI y I2C). Debido a que las dos BIUs son idénticas y se verifican mutuamente, el problema de simetría se aborda enfáticamente en el diseño de este controlador de bus, y se logra una convergencia de tiempo efectiva, lo que hace que el controlador de bus funcione de manera confiable y estable. Además, debido a la gran escala del circuito, también se considera el diseño para la testabilidad (DFT). Por lo tanto, se utilizan la técnica de reloj en chip (OCC) y la técnica de compresión de escaneo de prueba para realizar la prueba a velocidad y acortar el tiempo de prueba, respectivamente.