En el mundo de la aceleración de algoritmos y la implementación de la fase de recuperación de redes neuronales profundas, las soluciones basadas en OpenCL tienen una clara tendencia a producir kernels perfectamente adaptados en las arquitecturas de unidades de procesamiento gráfico (GPU). Sin embargo, no logran obtener los mismos resultados cuando se aplican a arquitecturas basadas en matrices de compuertas programables en campo (FPGA). Esta situación, junto con un enorme avance en las nuevas arquitecturas de GPU, hace que sea inviable defender una solución de aceleración basada en FPGA, incluso en términos de eficiencia energética. Nuestro objetivo en este documento es demostrar que las estructuras de múltiples kernels pueden escribirse basadas en matrices sistólicas clásicas en OpenCL, tratando de extraer las características más avanzadas de las FPGAs sin tener que recurrir al desarrollo tradicional de FPGA utilizando lenguajes de descripción de hardware de nivel inferior (HDL) como Verilog o VHDL. Esta metodología de OpenCL se basa en el uso intensivo de canales (extensión de IntelFPGA de OpenCL) para la comunicación tanto de datos como de control y en el perfeccionamiento de las bibliotecas de OpenCL utilizando código de lógica de transferencia de registros (RTL) para mejorar el rendimiento de la implementación de las funciones base y de activación de las neuronas y, sobre todo, para reflejar la importancia de una comunicación adecuada entre las capas al implementar redes neuronales.