Iec61131-3 instruction list language processor para fpgas
Autores: Hajduk, Zbigniew
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Iec61131-3 instruction list language processor para fpgas
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Arquitectura
Matriz de compuertas programable
CPU
Controladores lógicos programables
Conjunto de instrucciones
Lenguaje IL
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 49
Citaciones: Sin citaciones
Este documento presenta la arquitectura e implementación en matriz de compuertas programable en campo (FPGA) de una unidad central de procesamiento (CPU) de 32 bits dedicada a controladores lógicos programables (PLCs).
Descripción
Este documento presenta la arquitectura e implementación en matriz de compuertas programable en campo (FPGA) de una unidad central de procesamiento (CPU) de 32 bits dedicada a controladores lógicos programables (PLCs).