Con la creciente complejidad de los circuitos integrados (IC), se requieren cada vez más elementos de prueba en las pruebas. Sin embargo, el gran número de elementos inválidos (que apenas pasan la prueba) continúa aumentando el tiempo de prueba y, en consecuencia, los costos de prueba. Con el objetivo de abordar los problemas de largos tiempos de prueba y la reducción de la eficiencia de los elementos de prueba, este documento presenta un método que combina un filtro rápido basado en correlación (FCBF) y un modelo bayesiano ingenuo ponderado que puede identificar los elementos más efectivos y hacer predicciones de calidad precisas. Los resultados experimentales demuestran que el método propuesto reduce el tiempo de prueba en alrededor del 2.59% y conduce a menos escapes de prueba en comparación con los métodos de prueba adoptados recientemente. El estudio muestra que el método propuesto puede reducir efectivamente el costo de prueba sin comprometer excesivamente la calidad de la prueba.