La fotónica de silicio se ha convertido en un paradigma comúnmente utilizado para las interconexiones en chip con el fin de satisfacer los requisitos de mayor ancho de banda en aplicaciones computacionalmente intensivas para procesadores manycore. El diseño de un interruptor óptico es un aspecto vital al construir una topología de NoC óptico que influye en el rendimiento de la red. Presentamos un interruptor óptico reconfigurable optimizado en forma de panal (HCROS), un interruptor óptico no bloqueante de 6 x 6 donde se logró la reconfiguración optimizada de enlaces ópticos utilizando los estados de los elementos básicos de conmutación óptica de 2 x 2 (OSE) manteniendo la interconexión de entrada-salida (I/O) intacta. La arquitectura propuesta de HCROS de 6 puertos se optimizó aún más para reducir el número de OSEs y minimizar el consumo total de energía. Propusimos un algoritmo genérico para encontrar la combinación de conmutación óptima de OSEs para un enlace I/O particular con el fin de minimizar la pérdida de inserción y el consumo de energía. En comparación con otras arquitecturas no bloqueantes, se observó una reducción máxima del 66% en OSEs para el HCROS optimizado, que consume solo 12 OSEs. Se realizaron simulaciones para los 720 enlaces I/O en diferentes configuraciones para evaluar el consumo de energía y la pérdida de inserción. Observamos un ahorro de hasta el 92% en consumo de energía en el caso del HCROS optimizado en comparación con el HCROS no optimizado, y también se informó de una minimización del 79% en la pérdida de inserción como resultado de la optimización.