Este documento presenta dos nuevos flip-flops híbridos no volátiles (NVFFs) compuestos por el flip-flop CMOS convencional para almacenamiento estático en operaciones normales y dispositivos de unión magnética de túnel con torque de espín (SOT-MTJ) para almacenamiento temporal durante la conmutación de potencia. Los NVFFs propuestos reutilizan una parte de la infraestructura estándar del flip-flop CMOS para almacenar y restaurar datos en MTJs para reducir el área. Además, los NVFFs propuestos reutilizan una corriente de escritura, que se utiliza para almacenar un MTJ, para escribir el otro MTJ a la vez, lo que resulta en una reducción del 50% en la energía de almacenamiento. Para reducir aún más el área, se reduce el número de terminales externos de un MTJ mediante la conexión de los terminales físicos cortos. Al eliminar un terminal utilizando la configuración SOT tipo STT propuesta, se reducen el número de transistores necesarios para controlar. Los circuitos NVFF propuestos se evalúan utilizando un modelo compacto de MTJ con el objetivo de su implementación en un nodo tecnológico de 14 nm. El análisis indica que los sobrecostos de área son solo del 10,3% y 6,9% en comparación con el flip-flop D convencional porque se agregan tres o dos transistores NMOS de tamaño mínimo para acceder a los MTJs. En comparación con los mejores NVFFs previamente conocidos, el NVFF propuesto tiene una mejora de un factor de 2-8 en términos de sobrecosto de área.