En este trabajo se presenta la conceptualización de una arquitectura de hardware de control destinada a la implementación de algoritmos de identificación y control de órdenes enteras y fraccionarias. La arquitectura de hardware propuesta combina la capacidad de implementar aplicaciones de control basadas en PC con aplicaciones integradas en objetivos en tiempo real basados en microprocesadores y FPGA. En este trabajo, se discuten las posibles ventajas de esta arquitectura de hardware sobre otras alternativas disponibles desde diferentes perspectivas. También se describe en detalle el prototipo experimental que ha sido diseñado y construido para evaluar la arquitectura de hardware de control propuesta en este trabajo. El proceso basado en temperatura que tiene lugar en el prototipo se caracteriza por ser reconfigurable y exhibir un comportamiento fraccional, lo que resulta en un equipo adecuado para el propósito de identificación y control de órdenes fraccionarias. Con el fin de demostrar la aplicabilidad y efectividad de la arquitectura de hardware de control propuesta, se han aplicado algoritmos de identificación y control de órdenes enteras y fraccionarias implementados en diversas tecnologías de control al prototipo experimental basado en temperatura descrito anteriormente. Se proporciona una discusión detallada sobre los resultados y los problemas de identificación y control. La principal contribución de este trabajo es proporcionar una arquitectura de hardware eficiente y práctica para implementar algoritmos de identificación y control de órdenes fraccionarias en diferentes tecnologías de control, ayudando a cerrar la brecha entre soluciones de hardware en tiempo real y simulaciones basadas en software de sistemas y controladores de órdenes fraccionarias. Finalmente, se ofrecen algunas conclusiones y observaciones finales en el contexto industrial.