La productividad del diseño analógico sigue siendo un desafío en el campo del diseño de chips de semiconductores impulsado digitalmente. Los enfoques de automatización analógica basados en el conocimiento y la simulación no han logrado una aceptación generalizada en la comunidad de diseño analógico. El diseño analógico sistemático utilizando tablas de búsqueda precalculadas (LUTs) es un enfoque prometedor que puede abordar el desafío de la productividad del diseño. Aunque los sistemas informáticos modernos tienen capacidades de memoria potentes, lo que hace viable el enfoque de LUT, reducir la huella de memoria de los LUT sigue siendo un desafío. Se propone una técnica de diseño eficiente en memoria utilizando LUTs mediante el uso de una cuadrícula incompleta en el espacio de grados de libertad (DoFs) de MOSFET. También se propone una técnica de indexación eficiente para la cuadrícula incompleta, utilizando una matriz de desplazamiento precalculada en diversos escenarios, como restricciones de dos lados y LUTs tridimensionales. Los resultados muestran que la técnica propuesta puede lograr una reducción de hasta un 67% en la huella de memoria, además de mejorar el tiempo de generación de LUT y el rendimiento de la consulta.