El documento se centra en la metodología de diseño de una capa física de sistemas ciberfísicos (CPS) utilizando dispositivos programables. La capa física de CPS se puede implementar en dispositivos programables, lo que conduce a una reducción en sus costos y aumenta su versatilidad. Uno de los grupos de dispositivos programables son los dispositivos lógicos programables complejos (CPLDs), que son ideales para implementaciones de bajo costo y ahorro de energía, pero requieren flexibilidad. Se vuelve necesario desarrollar métodos matemáticos de diseño de CPS centrados en CPLD. Este documento presenta un método original de asignación de tecnología para circuitos digitales en CPLDs basados en lógica de matriz programable (PAL). La idea está asociada con el proceso de optimización multinivel de circuitos dedicados a la minimización del área de una solución final. En el proceso de asignación de tecnología, se utilizó el método de una función multi-salida en forma de grafo de salidas. Este método es bien conocido en trabajos anteriores y propone la optimización de una forma básica del grafo de salidas para permitir un mejor uso de los recursos de una estructura programable. Las posibilidades para el grafo de salidas se ampliaron en forma de circuitos secuenciales. Este trabajo presenta una nueva forma de un grafo que describe el proceso de asignación y se conoce como el grafo de excitaciones y salidas. Este grafo permite una asignación de tecnología efectiva de circuitos secuenciales. El documento presenta una serie de experimentos que demuestran la eficacia de los métodos propuestos para la asignación de tecnología. Los experimentos se realizaron para varios tamaños de bloques lógicos basados en PAL y CPLDs disponibles comercialmente. Los resultados presentados indican la posibilidad de una implementación más efectiva de la capa física de CPS.