Este documento se centra en el problema de la generación de números aleatorios en tiempo real de alto rendimiento en el rango de distribuciones uniformes y normales en FPGAs. Nuestro trabajo se enfoca en una implementación ligera, adecuada para una amplia gama de FPGAs. Primero, revisamos los tipos existentes de módulos de generación aleatoria. A continuación, en este documento presentamos la construcción del generador diseñado. Lo dividimos en dos secciones: Implementación del Generador de Números Uniformes en Secuencia y Generador Gaussiano en Secuencia basado en Distribución Acumulativa. Cada paso de diseño fue verificado en el ámbito de la calidad de los datos de salida, especialmente en lo que respecta a las distribuciones producidas. Los resultados obtenidos se comparan con soluciones existentes. Principalmente consideramos la utilización de recursos y el rendimiento. También añadimos nuestro factor de calidad, que es una utilización efectiva de las FPGAs. A pesar de los resultados de calidad, nuestros módulos fueron implementados utilizando un lenguaje de síntesis de alto nivel (C/C++), contrario a los enfoques típicos de nivel de descripción de hardware (HDL). Esto brinda la oportunidad de implementar los algoritmos propuestos en CPUs. Fue probado con resultados positivos, resaltando así la versatilidad de la solución que no está disponible en términos de implementaciones HDL. Nuestros generadores diseñados fueron confirmados por destacarse por su rendimiento satisfactorio mientras ocupan bajos recursos lógicos.