Los Generadores de Números Aleatorios Verdaderos (TRNGs) utilizan fenómenos físicos como fuente de aleatoriedad. En electrónica, una de las estructuras más populares para construir un TRNG se basa en los circuitos que forman retardos de propagación, como un oscilador de anillo, registro de desplazamiento y rutas de enrutamiento. Este tipo de TRNG ha sido ampliamente investigado dentro de la tecnología actual de la electrónica. Sin embargo, en el futuro, donde la electrónica utilizará tecnología de sub-nanómetro (nm), los componentes se vuelven más pequeños y funcionan con voltaje cercano al umbral (NTV). Esta condición tiene un efecto en el circuito crítico de temporización, ya que la distribución de la variación del proceso se vuelve no gaussiana. Por lo tanto, existe la necesidad de evaluar el comportamiento del sistema de TRNG basado en retardos actual en la tecnología de sub-nm. En este documento, se creó un modelo de implementación de TRNG en tecnología de sub-nm a través del uso de una Tabla de Consulta Específica (LUT) en el Array de Puertas Programables en Campo (FPGA), conocido como SRL16E. Se presentó la caracterización del TRNG y muestra un resultado prometedor, en el sentido de que el TRNG basado en retardos funcionará correctamente, con algunas limitaciones en la tecnología de sub-nm.