Muchos sistemas embebidos están introduciendo unidades de procesamiento para acelerar la velocidad de procesamiento de tareas, como en aplicaciones multimedia. Las unidades son principalmente diseños personalizados. Otro método de diseñar sistemas de múltiples unidades es utilizando propiedades intelectuales estándar predefinidas. Sin embargo, el procedimiento de organizar núcleos de PI en un sistema y mantener un alto rendimiento también son desafíos restantes. Implementar procesadores softcore en matrices de compuertas programables en campo (FPGAs) es una opción relativamente rápida y económica para diseñar y validar un sistema deseado. Este documento describe la prototipado rápido de diseño de hardware/software basado en FPGAs. También se propone un generador de sistemas novedoso para diseñar sin esfuerzo sistemas de múltiples núcleos de procesador soft NIOS II. La CPU NIOS II es un procesador RISC configurable diseñado por Altera/Intel y se puede ajustar para completar tareas específicas. El proceso propenso a errores y que consume mucho tiempo de diseñar un sistema basado en bloques de PI se mejora con el nuevo generador de sistemas novedoso. Se discute el detalle de la implementación de dicho sistema. Para probar el rendimiento de un sistema multi-NIOS II, se ejecuta una aplicación en paralelo en sistemas NIOS II de 1, 2, 5 y 10 núcleos por separado. Los resultados de las pruebas demuestran la viabilidad de la metodología propuesta (para un filtro FIR, un sistema de doble núcleo es un 29% más rápido que un sistema de un solo núcleo; un sistema de 5 núcleos es un 28% más rápido que el sistema de doble núcleo).