Este documento presenta un receptor de RF de banda ancha con emparejamiento de impedancia y amplificación. Los principales bloques de construcción del receptor propuesto incluyen un amplificador de bajo ruido de banda ancha (LNA) que emplea una cascada de inversor de retroalimentación resistiva (RFI) y un amplificador de fuente común cargado de transformador, un mezclador de conversión descendente con transconductancia push-pull y etapa de conmutación LO complementaria, y un buffer de salida. La arquitectura push-pull se emplea extensamente para maximizar la eficiencia energética, el ancho de banda y la linealidad. El LNA de dos etapas propuesto emplea la respuesta de frecuencia ajustada escalonadamente para extender la cobertura del ancho de banda de RF. La impedancia de entrada de RFI se analiza cuidadosamente, y se presenta un circuito de emparejamiento de entrada de banda ancha que incorpora solo un inductor junto con modelos de emparejamiento de impedancia equivalentes útiles y un análisis de diseño detallado. El chip prototipo se fabricó en tecnología CMOS de 45 nm y disipa 78 mW desde una fuente de alimentación de 1.2 V, ocupando un área de chip de 0.29 mm. El receptor frontal propuesto proporciona una ganancia de conversión de 21 dB con un ancho de banda de FI de 7 GHz, 3.5 dB de NF, -15.7 dBm IIP mientras cumpliendo con