Diseño de FPGA de transformación de características invariante a la escala mejorada con emparejamiento de características paralelo de área finita para visión estéreo
Autores: Kuo, Chien-Hung; Huang, Erh-Hsu; Chien, Chiang-Heng; Hsu, Chen-Chien
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Diseño de FPGA de transformación de características invariante a la escala mejorada con emparejamiento de características paralelo de área finita para visión estéreo
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Propuesto
Basado en FPGA
SIFT mejorado
Emparejamiento de características
Visión estéreo
Costo de hardware
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 29
Citaciones: Sin citaciones
En este documento, proponemos un SIFT mejorado basado en FPGA con coincidencia de características para visión estéreo.
Descripción
En este documento, proponemos un SIFT mejorado basado en FPGA con coincidencia de características para visión estéreo.