Los diseños de bloques de función de temporizador (FB) se presentan en el artículo. Los módulos desarrollados son IEC 61131-3. Se presenta un análisis de IEC 61131-3 en términos de funcionalidad de temporizador y opciones de implementación. Se presentan tres tipos, temporizador-encendido, temporizador-apagado y temporizador-pulso, con cada tipo diseñado para ser totalmente hardware o software. Ambos diseños, hardware o software, pueden funcionar como temporizadores de múltiples canales. Es particularmente notable el diseño tipo software, para el cual se logró una solución sin detectores de flanco. Esta característica se obtuvo invirtiendo el método de determinación del tiempo contando la diferencia entre los tiempos de inicio y fin y utilizando características específicas de los flip-flops D, es decir, las entradas de habilitación de reloj. Los temporizadores presentados fueron escritos en lenguaje Verilog e implementados en un chip FPGA. Gracias al diseño universal de la interfaz, los FB propuestos pueden ser utilizados para el soporte de hardware de controladores lógicos programables (PLC) existentes o como parte integral de CPU de PLC recién construidos. Se propone la idea de una arquitectura de CPU con soporte de hardware. El artículo presenta los resultados de la implementación en un FPGA de la familia Kintex UltraScale+ de AMD-Xilinx.