Este documento presenta un procesador de radar de apertura sintética (SAR) basado en el algoritmo de formato polar (PFA) que puede ser montado en un dron pequeño para soportar la imagen de radar de apertura sintética de video (ViSAR). Para el montaje en dron, se requiere miniaturización, bajo consumo de energía y alto rendimiento. Por lo tanto, para cumplir con estos requisitos, el diseño del procesador se basó en una matriz de compuertas programable en campo (FPGA), y se presentan los resultados de la implementación.