Filtro de Bloom basado en arquitectura paralela para acelerar la operación de equi-join en FPGA
Autores: He, Binhao; Xue, Meiting; Liu, Shubiao; Luo, Wei
Idioma: Inglés
Editor: MDPI
Año: 2021
Acceso abierto
Artículo científico
2021
Filtro de Bloom basado en arquitectura paralela para acelerar la operación de equi-join en FPGA
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Importante
Unirse
Arquitectura
FPGA
Filtro de Bloom
Rendimiento
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 34
Citaciones: Sin citaciones
Como una de las operaciones más importantes en las bases de datos relacionales, la unión es intensiva en datos y consume mucho tiempo. Por lo tanto, la descarga de esta operación utilizando matrices de compuertas programables en campo (FPGAs) ha atraído mucho interés y ha sido ampliamente investigada en los últimos años. Sin embargo, las arquitecturas de unión basadas en SRAM disponibles suelen ser intensivas en recursos, consumen mucha energía o tienen un bajo rendimiento. Además, una tasa de coincidencia más baja no conduce a un tiempo de operación más corto. Para abordar estos problemas, se presenta en este documento una arquitectura de unión paralela basada en filtros de Bloom (BF). Esta arquitectura primero aprovecha el BF para descartar las tuplas que no están en el resultado de la unión y clasifica las tuplas restantes en diferentes canales. En segundo lugar, se utiliza un árbol de búsqueda binario para reducir el número de comparaciones. El método propuesto se implementó en un FPGA de Xilinx y los resultados experimentales muestran que, bajo una tasa de coincidencia del 50%, nuestra arquitectura logró un alto rendimiento de unión de 145.8 millones de tuplas por segundo y un factor de aceleración máximo de 2.3 en comparación con las arquitecturas de unión basadas en SRAM existentes.
Descripción
Como una de las operaciones más importantes en las bases de datos relacionales, la unión es intensiva en datos y consume mucho tiempo. Por lo tanto, la descarga de esta operación utilizando matrices de compuertas programables en campo (FPGAs) ha atraído mucho interés y ha sido ampliamente investigada en los últimos años. Sin embargo, las arquitecturas de unión basadas en SRAM disponibles suelen ser intensivas en recursos, consumen mucha energía o tienen un bajo rendimiento. Además, una tasa de coincidencia más baja no conduce a un tiempo de operación más corto. Para abordar estos problemas, se presenta en este documento una arquitectura de unión paralela basada en filtros de Bloom (BF). Esta arquitectura primero aprovecha el BF para descartar las tuplas que no están en el resultado de la unión y clasifica las tuplas restantes en diferentes canales. En segundo lugar, se utiliza un árbol de búsqueda binario para reducir el número de comparaciones. El método propuesto se implementó en un FPGA de Xilinx y los resultados experimentales muestran que, bajo una tasa de coincidencia del 50%, nuestra arquitectura logró un alto rendimiento de unión de 145.8 millones de tuplas por segundo y un factor de aceleración máximo de 2.3 en comparación con las arquitecturas de unión basadas en SRAM existentes.