Extracción de matriz de capacitancia parásita de interconexión basada en red neuronal profunda
Autores: Ma, Yaoyao; Xu, Xiaoyu; Yan, Shuai; Zhou, Yaxing; Zheng, Tianyu; Ren, Zhuoxiang; Chen, Lan
Idioma: Inglés
Editor: MDPI
Año: 2023
Acceso abierto
Artículo científico
2023
Extracción de matriz de capacitancia parásita de interconexión basada en red neuronal profunda
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Interconexión
Extracción de capacitancia parásita
Circuitos VLSI
Red neuronal profunda
Capacitancias de acoplamiento
Capacitancias totales
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 43
Citaciones: Sin citaciones
La extracción de la capacitancia parasitaria de interconexión es crucial para analizar el retardo y la diafonía de los circuitos VLSI.
Descripción
La extracción de la capacitancia parasitaria de interconexión es crucial para analizar el retardo y la diafonía de los circuitos VLSI.