A medida que el rendimiento de los dispositivos digitales mejora, las técnicas de Hardware-In-the-Loop (HIL) se utilizan cada vez más. Los sistemas HIL suelen implementarse utilizando FPGAs (Field Programmable Gate Array) ya que permiten cálculos más rápidos y, por lo tanto, pasos de simulación más pequeños. A medida que se reduce el paso de simulación, los valores incrementales de las variables de estado se reducen proporcionalmente, aumentando la diferencia entre el valor actual de la variable de estado y sus incrementos. Esta diferencia puede provocar problemas de resolución numérica cuando ambas magnitudes no pueden almacenarse simultáneamente en la variable de estado. Los sistemas HIL basados en FPGAs suelen utilizar punto flotante de 32 bits debido a restricciones de hardware y temporización, pero pueden sufrir estos problemas de resolución. Este artículo explora los límites de la aritmética de punto flotante de 32 bits en el contexto de los sistemas hardware-in-the-loop, y cómo se puede utilizar un formato más grande para evitar problemas de resolución. También se exploran las consecuencias en términos de recursos de hardware y frecuencia de ejecución. Aunque las conclusiones alcanzadas en este trabajo pueden aplicarse a cualquier dispositivo digital, pueden utilizarse directamente en el campo de las FPGAs, donde el diseñador puede utilizar fácilmente aritmética de punto flotante personalizada.