Exploración de la arquitectura de hardware de alta eficiencia de SM4-CCM para aplicaciones de IoT
Autores: Chen, Rui; Li, Bing
Idioma: Inglés
Editor: MDPI
Año: 2022
Acceso abierto
Artículo científico
2022
Exploración de la arquitectura de hardware de alta eficiencia de SM4-CCM para aplicaciones de IoT
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Internet de las cosas
Seguridad de datos
Cifrado autenticado
Dispositivos con recursos limitados
Algoritmo SM4-CCM
Exploración del espacio de diseño
Licencia
CC BY-SA – Atribución – Compartir Igual
Consultas: 44
Citaciones: Sin citaciones
El uso generalizado de Internet de las Cosas (IoT) se debe al valor de los datos recopilados por los dispositivos IoT. Estos dispositivos IoT generan, procesan e intercambian grandes cantidades de datos críticos para la seguridad o sensibles a la privacidad. Antes de la transmisión, los datos deben protegerse contra la fuga de información y el robo de datos. Implementar algoritmos de cifrado autenticado con datos adicionales (AEAD) en dispositivos IoT garantiza la confidencialidad e integridad de los datos. Sin embargo, los algoritmos AEAD son intensivos en computación, mientras que los dispositivos IoT tienen recursos limitados o incluso funcionan con batería. Por lo tanto, se requiere un método de bajo costo, bajo consumo de energía y alta eficiencia para implementar un algoritmo AEAD en dispositivos IoT con recursos limitados. El algoritmo SM4-CCM, introducido en RFC 8998, se selecciona como el algoritmo AEAD para abordar este problema. Algoritmos similares a SM4-CCM (por ejemplo, SM4 y AES-CCM) proporcionan muchas referencias de diseño arquitectónico, pero es desafiante decidir cuál arquitectura es la más adecuada para SM4-CCM. Para encontrar la arquitectura de hardware SM4-CCM más eficiente, se propone un método de exploración del espacio de diseño. En primer lugar, el algoritmo SM4-CCM se divide en cinco capas y se proporcionan tres arquitecturas candidatas para cada capa. En segundo lugar, se construyen 63 esquemas de diseño para SM4-CCM combinando arquitecturas candidatas de cada capa. Finalmente, se utilizan un gran número de comparaciones y análisis de resultados experimentales para identificar el más eficiente. Bajo la tecnología TSMC 90 nm, los resultados experimentales del esquema identificado muestran que el rendimiento, el consumo de energía y el área logran 199,99 Mbps, 1,625 mW y 14,6 K compuertas, respectivamente. Como prueba de concepto, también se presenta la implementación de este esquema en una placa FPGA.
Descripción
El uso generalizado de Internet de las Cosas (IoT) se debe al valor de los datos recopilados por los dispositivos IoT. Estos dispositivos IoT generan, procesan e intercambian grandes cantidades de datos críticos para la seguridad o sensibles a la privacidad. Antes de la transmisión, los datos deben protegerse contra la fuga de información y el robo de datos. Implementar algoritmos de cifrado autenticado con datos adicionales (AEAD) en dispositivos IoT garantiza la confidencialidad e integridad de los datos. Sin embargo, los algoritmos AEAD son intensivos en computación, mientras que los dispositivos IoT tienen recursos limitados o incluso funcionan con batería. Por lo tanto, se requiere un método de bajo costo, bajo consumo de energía y alta eficiencia para implementar un algoritmo AEAD en dispositivos IoT con recursos limitados. El algoritmo SM4-CCM, introducido en RFC 8998, se selecciona como el algoritmo AEAD para abordar este problema. Algoritmos similares a SM4-CCM (por ejemplo, SM4 y AES-CCM) proporcionan muchas referencias de diseño arquitectónico, pero es desafiante decidir cuál arquitectura es la más adecuada para SM4-CCM. Para encontrar la arquitectura de hardware SM4-CCM más eficiente, se propone un método de exploración del espacio de diseño. En primer lugar, el algoritmo SM4-CCM se divide en cinco capas y se proporcionan tres arquitecturas candidatas para cada capa. En segundo lugar, se construyen 63 esquemas de diseño para SM4-CCM combinando arquitecturas candidatas de cada capa. Finalmente, se utilizan un gran número de comparaciones y análisis de resultados experimentales para identificar el más eficiente. Bajo la tecnología TSMC 90 nm, los resultados experimentales del esquema identificado muestran que el rendimiento, el consumo de energía y el área logran 199,99 Mbps, 1,625 mW y 14,6 K compuertas, respectivamente. Como prueba de concepto, también se presenta la implementación de este esquema en una placa FPGA.