Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1
Autores: Hernández Ortega, Andrés Gonzalo; Avella Rivera, Braian Stiven; Fernando Vera, Oscar; Bareño Quintero, Jorge Orlando
Idioma: Inglés
Editor: Ediciones Universidad Cooperativa de Colombia
Año: 2024
Acceso abierto
Artículo OA
2024
Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1
Categoría
Ingeniería y Tecnología
Subcategoría
Ingeniería Eléctrica y Electrónica
Palabras clave
Multiplicadores
VHDL
ModelSim
FPGA
Sumadores completos
Sumadores parciales
Licencia
CC BY-NC – Atribución – No Comercial
Consultas: 20
Citaciones: Ingeniería Solidaria Vol. 20 Núm. 2
Este artículo presenta la implementación y el análisis comparativo de los algoritmos de multiplicación de árbol de Wallace (WTM), multiplicador de Booth paralelo (PBM) y multiplicador de Baugh-Wooley (BWM) de 8 bits.
Introducción: este artículo es resultado de una investigación realizada para la maestría en Ingeniería en la Universidad Pedagógica y Tecnológica de Colombia (UPTC) entre 2022 y 2024. Analiza y compara el rendimiento de tres algoritmos de multiplicación (WTM, PBM y BWM), centrándose en variables como el tiempo de operación y el número de elementos lógicos utilizados.
Problema: la computación ha avanzado rápidamente, permitiendo múltiples operaciones en un solo chip. Esto ha incrementado la demanda de componentes que ejecuten tareas con rapidez ocupando un espacio mínimo. Los multiplicadores son cruciales en aplicaciones como filtros, circuitos DSP y transformadas rápidas de Fourier.
Objetivo: analizar y comparar el rendimiento de tres algoritmos de multiplicación WTM, PBM y BWM adaptados a sistemas de 8 bits.
Metodología: la metodología de investigación se diseñó para garantizar robustez y confiabilidad. Comenzó con la formulación de objetivos y la identificación de variables clave. Se seleccionaron artículos en función de sus contribuciones a la comprensión de algoritmos de multiplicación y lenguajes de programación. La investigación incluyó el diseño y la comparación de algoritmos de multiplicación de 8 bits (WTM, PBM y BWM).
Resultados: un análisis de los resultados identificó las variables que contribuyeron a mejoras significativas en el rendimiento de cada algoritmo.
Conclusiones: el proyecto mejoró con éxito la eficiencia de los algoritmos mediante la utilización de diversos desplazamientos de registro y multiplicadores, según el caso operativo más beneficioso. Se lograron mejoras tanto en la eficiencia como en el tiempo de operación en relación con el uso de elementos lógicos.
Originalidad: esta investigación formula estrategias para la aplicación y comparación de algoritmos de multiplicación, diferenciando el procesamiento de datos según características específicas.
Limitaciones: Falta de sistemas de prueba para las implementaciones. El estudio se centró en la comparación de tres algoritmos de multiplicación, lo que limita su generalización. Métricas de rendimiento.
Descripción
Este artículo presenta la implementación y el análisis comparativo de los algoritmos de multiplicación de árbol de Wallace (WTM), multiplicador de Booth paralelo (PBM) y multiplicador de Baugh-Wooley (BWM) de 8 bits.
Introducción: este artículo es resultado de una investigación realizada para la maestría en Ingeniería en la Universidad Pedagógica y Tecnológica de Colombia (UPTC) entre 2022 y 2024. Analiza y compara el rendimiento de tres algoritmos de multiplicación (WTM, PBM y BWM), centrándose en variables como el tiempo de operación y el número de elementos lógicos utilizados.
Problema: la computación ha avanzado rápidamente, permitiendo múltiples operaciones en un solo chip. Esto ha incrementado la demanda de componentes que ejecuten tareas con rapidez ocupando un espacio mínimo. Los multiplicadores son cruciales en aplicaciones como filtros, circuitos DSP y transformadas rápidas de Fourier.
Objetivo: analizar y comparar el rendimiento de tres algoritmos de multiplicación WTM, PBM y BWM adaptados a sistemas de 8 bits.
Metodología: la metodología de investigación se diseñó para garantizar robustez y confiabilidad. Comenzó con la formulación de objetivos y la identificación de variables clave. Se seleccionaron artículos en función de sus contribuciones a la comprensión de algoritmos de multiplicación y lenguajes de programación. La investigación incluyó el diseño y la comparación de algoritmos de multiplicación de 8 bits (WTM, PBM y BWM).
Resultados: un análisis de los resultados identificó las variables que contribuyeron a mejoras significativas en el rendimiento de cada algoritmo.
Conclusiones: el proyecto mejoró con éxito la eficiencia de los algoritmos mediante la utilización de diversos desplazamientos de registro y multiplicadores, según el caso operativo más beneficioso. Se lograron mejoras tanto en la eficiencia como en el tiempo de operación en relación con el uso de elementos lógicos.
Originalidad: esta investigación formula estrategias para la aplicación y comparación de algoritmos de multiplicación, diferenciando el procesamiento de datos según características específicas.
Limitaciones: Falta de sistemas de prueba para las implementaciones. El estudio se centró en la comparación de tres algoritmos de multiplicación, lo que limita su generalización. Métricas de rendimiento.