La motivación de esta investigación fue evaluar el rendimiento de la memoria principal de una supercomputadora híbrida como la Convey HC-x, y determinar cómo se desempeña el controlador en varios escenarios de acceso, en comparación con prefetches de memoria codificados a mano. Tales patrones de memoria son muy útiles en cálculos de plantillas. La capacidad teórica de ancho de banda de la memoria de la Convey se compara con los resultados de nuestras mediciones. El estudio preciso del subsistema de memoria es particularmente útil para los usuarios cuando están desarrollando su personalidad específica de aplicación. Se realizaron experimentos para medir el ancho de banda entre el coprocesador y el subsistema de memoria. Los experimentos tenían como objetivo principal medir la velocidad de acceso de lectura de la memoria desde los Motores de Aplicación (FPGAs). Se utilizaron diferentes formas de acceder a los datos para encontrar la forma más eficiente de acceder a la memoria. Esta forma se propuso para trabajos futuros en la Convey HC-x. Al realizar una serie de accesos a la memoria, se producen latencias no uniformes. El Controlador de Memoria de la Convey HC-x en el coprocesador intenta cubrir esta latencia. Medimos la eficiencia de la memoria como una relación entre el número de accesos a la memoria y el número de ciclos de ejecución. El resultado de esta medición converge a uno en la mayoría de los casos. Además, realizamos experimentos con accesos a memoria codificados a mano. El análisis de los resultados experimentales muestra cómo funcionan el subsistema de memoria y los Controladores de Memoria. A partir de este trabajo, concluimos que los controladores de memoria hacen un excelente trabajo, en gran parte porque (de manera transparente para el usuario) parecen almacenar en caché grandes cantidades de datos, por lo que en la mayoría de las situaciones no es necesario codificar a mano.