Los métodos criptográficos clásicos que emplean inherentemente claves secretas integradas en memoria no volátil han sido conocidos por ser imprácticos para dispositivos de Internet de las Cosas (IoT) con recursos limitados. Las Funciones Físicas Inclonables (PUFs) han surgido como una solución aplicable para proporcionar un medio sin clave para la autenticación segura. Los PUFs utilizan variaciones inevitables de los componentes de circuitos integrados (ICs), que se manifiestan durante el proceso de fabricación, para extraer respuestas únicas. Los DAPUFs (Double Arbiter PUFs) han sido propuestos recientemente para superar problemas de seguridad en XOR PUF y mejorar la tolerancia de los PUF basados en retraso contra ataques de modelado. Este documento proporciona un análisis de riesgo integral y una evaluación de rendimiento de todos los diseños de DAPUF propuestos y los compara con sus contrapartes de XOR PUF. Generamos diferentes conjuntos de pares de desafío-respuesta reales (CRPs) de tres placas de hardware FPGA para evaluar el rendimiento de ambos diseños de DAPUF y XOR PUF utilizando métricas de evaluación especiales. Mostramos que ninguno de los diseños propuestos de DAPUF es estrictamente preferido sobre los diseños de XOR PUF. Además, nuestro análisis de seguridad utilizando redes neuronales revela la vulnerabilidad de todos los diseños de DAPUF contra ataques de aprendizaje automático.