En este trabajo, analizamos los efectos de la fuga de canal en el diseño, modelado y caracterización de un amplificador de compuerta pseudo-flotante de alto voltaje (PFGA) utilizado como frente de sensor. Las fugas son conocidas como un desafío importante en las nuevas tecnologías CMOS modernas, que se utilizan para polarizar el PFGA y afectan consecuentemente el comportamiento del amplificador. Dado que se desean altos voltajes para la actuación de muchos tipos de sensores resonantes, especialmente en aplicaciones de ultrasonido, el PFGA implementado en tecnologías de alto voltaje y baja fuga, como procesos de fabricación CMOS antiguos o MOSFET de potencia, puede ser la única opción. El desafío con estas tecnologías utilizadas para implementar el PFGA es que las fugas son muy bajas, lo que afecta la polarización de la compuerta flotante. Sin embargo, las numerosas ventajas de este tipo de amplificador, implementado con procesos de fabricación modernos, como alta flexibilidad, compacidad, bajo consumo de energía, etc., alentaron a los autores a investigar sobre este tema. Este trabajo proporciona un análisis del principio de funcionamiento y las reglas de diseño para este amplificador, enfatizando las principales diferencias entre el PFGA implementado en tecnologías de baja fuga y alta fuga. El análisis estático y dinámico, la compensación de desplazamiento de entrada y la no linealidad del PFGA son los principales temas de este artículo. Se presentan tres enfoques de diseño diferentes en este documento, con el fin de proporcionar un procedimiento de diseño más general y compensación de desplazamiento para cualquier PFGA de baja fuga. El amplificador ha sido simulado en modelos AMS-CMOS para voltajes de suministro de 5 V y 10 V. Se han realizado dos prototipos para verificar la validez de la modelización y los resultados de la simulación. Ambos dispositivos se han realizado utilizando componentes discretos y montados en una placa de circuito impreso. En este trabajo, los MOSFET se han realizado utilizando el circuito integrado comercial CD4007UB y 2N7000. Los resultados de medición del primer prototipo demostraron que la implementación de un PFGA de baja fuga es posible después de que se haya compensado el desplazamiento de entrada del amplificador. Los resultados de medición del segundo prototipo se han utilizado para caracterizar el PFGA de baja fuga, extrayendo las mejores actuaciones de este amplificador, realizado con menos componentes y proporcionando un dispositivo más compacto. Finalmente, se han resumido las reglas de diseño para implementar este amplificador, que disfruta de compacidad y una disipación de potencia relativamente baja.