En la industria eléctrica, la simulación en bucle cerrado de hardware (HILS) basada en un simulador digital en tiempo real (RTDS) es una tecnología importante para la transmisión de energía de corriente continua de alto voltaje (HVDC) basada en convertidores modulares multinivel (MMC). Es posible verificar en tiempo real varias situaciones de falla que no pueden ser predichas por la simulación en bucle cerrado de software (SILS). Este documento introduce la metodología de implementación del equilibrado de voltaje del capacitor del sub-módulo (SM) para un sistema de control físico MMC-HVDC basado en un campo de compuertas programable en campo (FPGA), que tiene las ventajas de una operación paralela de alta velocidad y valida la confiabilidad y precisión del control MMC-HVDC cuando este sistema de control se opera con RTDS. Se comparan y analizan las características de los métodos convencionales de equilibrado de voltaje de capacitor, como el control de nivel más cercano (NLC) con método de clasificación completo, el NLC con método de frecuencia de conmutación reducida y el método de banda de tolerancia (TB), implementados en un sistema de control físico basado en esta metodología de implementación. Este documento propone el método mejorado de equilibrado de voltaje de capacitor para la transmisión MMC-HVDC. Finalmente, se compara el método propuesto de equilibrado de voltaje de capacitor con métodos convencionales para analizar el rendimiento en tiempo real y demostrar que el método propuesto es mejor que los métodos convencionales.