logo móvil
Contáctanos

Tiempo de ejecución lógico y acceso múltiple por división de tiempo en sistemas integrados multinúcleo: un estudio de caso

Autores: Mosqueda-Arvizu, Carlos-Antonio; Romero-González, Julio-Alejandro; Córdova-Esparza, Diana-Margarita; Terven, Juan; Chaparro-Sánchez, Ricardo; Rodríguez-Reséndiz, Juvenal

Idioma: Inglés

Editor: MDPI

Año: 2024

Descargar PDF

Acceso abierto

Artículo científico
2024

Tiempo de ejecución lógico y acceso múltiple por división de tiempo en sistemas integrados multinúcleo: un estudio de caso


Categoría

Ingeniería y Tecnología

Subcategoría

Ingeniería de Software

Palabras clave

Procesadores multinúcleo
Microcontroladores
Comunicación entre núcleos
Tiempo de Ejecución Lógico
Acceso Múltiple por División de Tiempo
Variabilidad de latencia

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 26

Citaciones: Sin citaciones


Descripción
La industria automotriz ha adoptado recientemente procesadores multinúcleo y microcontroladores para cumplir con los requisitos de nuevas funciones, como la conducción autónoma, y cumplir con las últimas normas de seguridad. Sin embargo, la comunicación entre núcleos plantea un desafío en la garantía de los requisitos en tiempo real, como la determinación del tiempo y las bajas latencias. El acceso concurrente a búferes compartidos dificulta predecir el flujo de datos, lo que conlleva a una disminución en el rendimiento del algoritmo. Este estudio explora la integración de los modelos de Tiempo de Ejecución Lógico (LET) y Acceso Múltiple por División de Tiempo (TDMA) en sistemas embebidos multinúcleo para abordar los desafíos en la comunicación entre núcleos sincronizando las operaciones de lectura/escritura en diferentes núcleos, reduciendo significativamente la variabilidad de latencia y mejorando la previsibilidad y consistencia del sistema. Los resultados experimentales demuestran que este enfoque integrado elimina la pérdida de datos y mantiene tasas de operación fijas, logrando una latencia consistente de 11 ms. El método LET-TDMA reduce la variabilidad de latencia a aproximadamente 1 ms, manteniendo un retraso máximo de 1.002 ms y un retraso mínimo de 1.001 ms, en comparación con la variabilidad en el método solo LET, que oscilaba entre 3.2846 ms y 8.9257 ms para diferentes configuraciones.

Otros recursos que podrían interesarte

Temas Virtualpro