Los dispositivos de Complementary Metal Oxide Semiconductor (CMOS) de silicio a granel tienen problemas distintos de latch-up de evento único (SEL) en el campo aeroespacial. Por lo tanto, es esencial que los dispositivos CMOS sean diseñados con métodos de nivel de circuito apropiados. La resistencia tradicional satisface la tendencia actual en el campo aeroespacial de bajo costo, alto rendimiento y miniaturización. Por lo tanto, la resistencia convencional se aplica a menudo en los diseños de nivel de circuito debido a la reducción de la corriente de latch-up. En circuitos que contienen un convertidor buck DC-DC, la resistencia está conectada en la parte posterior del convertidor de la manera tradicional. Sin embargo, el método tradicional no puede sacar los dispositivos del latch-up debido al pequeño rango de resistencia. Para resolver este problema, el artículo propone un diseño mejorado para la resistencia delante del convertidor buck DC-DC. El método propuesto permite que los dispositivos salgan del latch-up al aumentar el rango de resistencia de acuerdo con la característica de entrada del convertidor buck DC-DC. El artículo cuantifica el rango de la resistencia a través del modelo paramétrico que contiene la resistencia y el convertidor buck DC-DC. Se eligen dos dispositivos CMOS para experimentos con láser pulsado, verificando que el método propuesto aumenta los rangos de resistencia en un 300% a 400% en comparación con el método convencional. También se demuestra que el método propuesto saca los dispositivos del latch-up dentro de los rangos de resistencia. Es decir, los rangos de resistencia de 34 Ohm~41 Ohm y 51 Ohm~56 Ohm reducen las corrientes de latch-up de los dispositivos por debajo de las corrientes de retención de 72.1 mA y 24.2 mA, respectivamente.