La Vulnerabilidad a Errores Suaves (SEV) es un parámetro utilizado para evaluar la robustez de un circuito ante los Errores Suaves (SEs) inducidos. Existen muchas técnicas para la estimación de SEV, incluyendo enfoques analíticos, simulaciones eléctricas y lógicas, y enfoques basados en emulación. Cada uno de ellos tiene ventajas y desventajas en cuanto al tiempo de estimación, consumo de recursos, precisión y restricciones sobre el circuito analizado. En cuanto a los efectos de la radiación ionizante, algunos enfoques de simulación analítica y eléctrica tienen en cuenta cómo la topología del circuito y los patrones de entrada aplicados afectan sus susceptibilidades a Transitorios de Eventos Únicos (SET) a nivel de la compuerta. Por otro lado, las técnicas de simulación lógica y emulación suelen ignorar estas susceptibilidades a SET. En este contexto, proponemos un enfoque basado en simulación lógica consciente de la probabilidad para la estimación de SEV que tiene en cuenta la susceptibilidad específica a SET de cada compuerta del circuito. Para un escenario operativo dado, extraemos los patrones de entrada aplicados a cada compuerta y calculamos su susceptibilidad específica a SET. Para los 38 circuitos de referencia analizados, obtuvimos una reducción del 15.27% al 0.68% en el error promedio de estimación de SEV, al comparar el valor estimado con una referencia obtenida a nivel de transistor. Los resultados señalan una mejora en el proceso de estimación de SEV al considerar las susceptibilidades específicas a SET.