La señalización más rápida que Nyquist (FTN) ha atraído un interés creciente en las últimas dos décadas. Sin embargo, al aplicar el código de comprobación de paridad de baja densidad (LDPC) de comunicación de quinta generación (5G) a la señalización FTN con pocos estados de detección Bahl-Cock-Jelinek-Raviv (BCJR) y pocas iteraciones de ecualización turbo, se encuentra un piso de error cercano, que no existe en el LDPC original utilizado para la señalización ortogonal. Esto se puede eliminar a través de muchas iteraciones de detección y decodificación, pero esto es inaceptable considerando el aumento en la latencia y el almacenamiento. Para resolver este problema, proponemos un código de concatenación LDPC y Reed-Solomon (RS), un esquema de acortamiento y perturbación para reducir el piso de error. Proponemos una arquitectura de codificador paralelo para el código de componente RS y un algoritmo conciso para calcular sus coeficientes multiplicadores constantes, aprovechando un codificador serial tradicional, que también se puede utilizar para otras paralelismos, tasas y longitudes. Los resultados de la simulación muestran que el esquema de concatenación y acortamiento propuesto puede reducir el piso de error a cerca de. El esquema propuesto tiene una capacidad de corrección de error para la señalización FTN codificada y reduce con éxito el piso de error con la limitación de pocas iteraciones turbo y pocos estados BCJR.