logo móvil
Contáctanos

Esquema de Sincronización de Baja Complejidad con ADCs de Baja Resolución

Autores: Jun, Liu; Zhongqiang, Luo; Xingzhong, Xiong

Idioma: Inglés

Editor: MDPI

Año: 2018

Descargar PDF

Acceso abierto

Artículo científico
2018

Esquema de Sincronización de Baja Complejidad con ADCs de Baja Resolución


Categoría

Gestión y administración

Subcategoría

Gestión de la tecnología y la inovación

Palabras clave

Función
Consumo de energía
Diseño de hardware
Requisitos de comunicación
Sincronización de símbolos
Desplazamiento de frecuencia

Licencia

CC BY-SA – Atribución – Compartir Igual

Consultas: 1

Citaciones: Sin citaciones


Descripción
Una función importante de los sistemas de comunicación móvil de próxima generación (5G) y más allá es proporcionar un crecimiento de capacidad mil veces mayor y soportar la transmisión de datos a alta velocidad de hasta varios megabits por segundo. Sin embargo, la comunidad de investigación y las industrias deben enfrentar un dilema de consumo de energía y diseño de hardware para satisfacer los crecientes requisitos de comunicación. Con el propósito de mejorar el costo del sistema, el consumo de energía y la complejidad de implementación, se propone en este artículo un nuevo esquema de estimación de sincronización de símbolos y desplazamiento de frecuencia con convertidores analógico-digitales (ADC) de baja resolución basado en un sistema de multiplexión por división de frecuencia ortogonal de banda ultraancha (OFDM-UWB). En nuestro trabajo, primero verificamos el principio de que la autocorrelación de las secuencias de pseudo-ruido (PN) no se veía afectada por la cuantificación de baja resolución. Con la ayuda de esta propiedad, la sincronización de tiempo podría implementarse de manera robusta contra la influencia de la cuantificación de baja resolución. Luego, se diseñó la estructura de la señal transmitida y el esquema de cuantificación de baja resolución bajo el esquema de sincronización. Finalmente, se estableció un modelo de estimación de desplazamiento de frecuencia con sincronización de tiempo de un bit. El análisis teórico y los resultados de simulación corroboran que el rendimiento del esquema propuesto no solo se aproxima al del esquema de sincronización de plena resolución, sino que también tiene un menor consumo de energía y complejidad computacional.

Otros recursos que podrían interesarte

Temas Virtualpro